RF PLL 및 합성기 칩 소개
RF PLL 및 합성기 칩은 피드백 메커니즘을 활용하여 출력 신호의 위상을 입력 기준 신호의 위상과 동기화하는 폐쇄 루프 제어 시스템입니다. RF 도메인에 적용되는 경우 이를 RF PLL이라고 합니다. 핵심 기능은 통신, 레이더, 테스트 및 측정에 사용되는 것과 같은 다양한 유형의 장비의 반송파 주파수 요구 사항을 충족하는 안정적이고 정확하며 조정 가능한 RF 반송파 신호를 생성하는 것입니다.
주파수 합성기는 주파수 분할, 곱셈 및 혼합과 같은 기술을 사용하여 하나 이상의 매우 안정적인 기준 주파수에서 여러 개별 주파수 출력을 생성하는 기능 모듈입니다. 이 기능을 단일 칩에 통합하면 주파수 합성기 칩이 탄생합니다. 최신 RF 주파수 합성기는 거의 보편적으로 PLL을 핵심 아키텍처로 사용하므로 일반적으로 "RF PLL 합성기 칩"이라고 하는 장치는 핵심 PLL 회로를 보조 기능 모듈과 통합하여 조정 가능한 RF 주파수를 직접 출력하는 상용 칩입니다.
RF PLL 및 합성기 칩의 특정 부품 번호
LMX1404-EP는 고주파수 작동, 초저지터, SYSREF 출력을 갖춘 버퍼, 분배기, 곱셈기입니다.- 초-저잡음-잡음 기준 클록 소스와 쌍을 이루도록 설계된 이 장치는 클록 데이터 변환기, 특히 3GHz 이상 샘플링에 이상적입니다. 4개의 고주파수 클록 출력-과 추가 LOGICLK 출력 각각은{12}SYSREF 출력 클록 신호와 쌍을 이룹니다. JESD 인터페이스용 SYSREF 신호는 내부적으로 생성되거나 외부 입력으로 제공될 수 있으며 이후{14}}기기 시계에 다시 시간이 맞춰집니다. SYSREF 출력을 비활성화함으로써 장치는 다중 채널, 낮은-스큐, 초저잡음 국부 발진기(LO) 신호를 여러 믹서에 분배하는 역할도 할 수 있습니다.
RF PLL 및 합성기 칩 매개변수
RF PLL 및 합성기 칩 매개변수는 다음과 같습니다.
|
주파수(최대)(MHz) |
15000 |
|
주파수(최소)(MHz) |
300 |
|
특징 |
향상된 제품, 통합 곱셈기 및 분배기 모드, JESD204B/C SYSREF 지원, 위상 동기화, RF 클록 분배, 초-가산 지터 |
|
소비전류(mA) |
405 |
|
통합 VCO |
아니요 |
|
작동 온도 범위(도) |
-55~125 |
|
평가 |
HiRel 강화 제품 |
|
잠금 시간(μs)(일반)(s) |
루프 대역폭에 따라 다름 |
인기 탭: rf plls 및 합성기 칩, 중국 rf plls 및 합성기 칩 제조업체, 공급업체, 클록 버퍼 칩, 클록 생성기 칩, 클록 지터 클리너 칩, 클럭 및 타이밍 칩, 실시간 시계 및 타이머 칩, RF PLL 및 신시사이저 칩


