이더넷 PHY IC

이더넷 PHY IC는 물리적{0}}계층 신호 전송 처리를 담당하는 이더넷 통신 아키텍처의 핵심 칩입니다. 이는 데이터 링크 계층 로직을 실제 전송 매체에 연결하는 중요한 인터페이스 역할을 합니다. 핵심 기능에는 디지털 비트스트림을 물리적 미디어를 통해 전송될 수 있는 아날로그 신호로 변환하고 수신된 아날로그 신호를 다시 디지털 비트스트림으로 복원하는 것이 포함됩니다. 따라서 엔드{4}}투-이더넷 통신을 구현하는 데 없어서는 안 될 기본 구성 요소입니다.

OSI 7{0}계층 네트워크 모델에서 PHY는 가장 낮은 계층인 물리 계층에 해당하고, MAC(미디어 액세스 제어)는 데이터 링크 계층의 미디어 액세스 제어 하위 계층에 해당합니다. 두 구성 요소는 일반적으로 이더넷 통신을 구현하기 위해 협력합니다. MAC는 병렬 데이터를 직렬 신호로 변환하는 PHY로 보낼 병렬 데이터를 전송합니다. 인코딩 및 변조 후에 신호는 연선-쌍선 케이블 및 광섬유와 같은 전송 매체를 통해 전송됩니다. 데이터를 수신할 때 PHY는 전송 매체에서 아날로그 신호를 획득하고 클럭 복구, 신호 디코딩 및 아날로그--디지털 변환을 완료하여 직렬 디지털 비트스트림을 복원한 다음 비트스트림을 병렬 데이터로 변환하고 처리를 위해 MAC에 전달합니다. 둘 사이의 통신은 일반적으로 MII, GMII, RGMII, SGMII 및 XGMII를 포함한 공통 인터페이스를 사용하여 표준 인터페이스를 통해 구현됩니다. 다양한 인터페이스는 다양한 이더넷 속도 적응 요구 사항에 해당합니다.

DP83826Ax는 실시간 산업용 이더넷 시스템의 엄격한 요구사항을 충족하는 10BASE-Te 및 100BASE-TX 이더넷 프로토콜을 지원하는 동시에 매우-결정론적 지연 시간과 낮은 전력 소비를 제공합니다. 이 장치는 하드웨어 스트래핑을 통합하여 빠른 링크 설정을 달성하고 빠른 링크 손실 감지 모드를 지원하며 다른 시스템 모듈의 클록 동기화를 위한 전용 참조 CLKOUT을 제공합니다.

이는 두 가지 구성 가능한 작업 모드를 제공합니다. 하나는 범용 이더넷 핀 정의를 채택하는 'BASIC' 표준 이더넷 모드입니다.{0}} 표준 이더넷을 지원하고 추가 기능 및 하드웨어 스트래핑 구성을 통해 다양한 산업용 이더넷 필드버스 애플리케이션과 호환되는 "ENHANCED" 이더넷 모드.