1. 요구사항 정의 및 적응 평가:
이 단계는 사용자 정의 프로세스의 시작점을 표시합니다. 칩 설계 팀은 고객과 긴밀한 협력을 통해 모든 핵심 사양을 정의합니다.
기능 경계, 컴퓨팅 전력 요구 사항, 최대 전력 소비, 인터페이스 유형, 작동 온도 범위 및 보안 수준을 포함한 모든 관련 사양을 정의합니다.
특정 응용 시나리오를 기반으로 프로세스 적응 평가를 수행하고 재료 선택, 비용 구조 및 개발 주기에 관한 최적화 권장 사항을 제공합니다.
마지막으로, 프로젝트의 후속 전체 라이프사이클에 대한 개발 벤치마크 역할을 할 공식 칩 사양 문서를 생성합니다.
2. 시스템 아키텍처 설계:
사양 문서를 기반으로 아키텍처 엔지니어는 최상위{0}} 아키텍처를 구성합니다.
전체 칩 아키텍처, 기능적 모듈 분할, 전원 공급 장치 토폴로지 및 신호 타이밍 제약 조건을 정의합니다.
코어 IP 코어와 버스 상호 연결 아키텍처의 선택을 결정하고 성능, 영역 및 전력 소비에 대한 주요 최적화 방향을 정의합니다.
포괄적인 시스템 설계 문서를 생성하고 아키텍처{0}}수준의 시뮬레이션 검증을 완료하며 최상위 수준의 논리 충돌을 제거합니다.-
3. 프론트{1}}엔드 로직 설계:
프로세스 전반에 걸쳐 물리적 제조 세부 사항을 포함하지 않고 기능 요구 사항을 구현 가능한 회로 논리로 변환합니다.
Verilog 또는 VHDL과 같은 하드웨어 설명 언어를 사용하여 코드를 작성하여 각 기능 모듈의 논리를 구현합니다.
우리는 EDA 도구를 사용하여 수천 차례의 기능 시뮬레이션을 수행하여 극한 시나리오에서 작동 조건을 모델링함으로써 모든 논리 회로가 사양 요구 사항을 100% 완벽하게 준수하는지 확인했습니다.
마지막으로 표준 넷리스트 파일을 생성하여 코드에서 논리 회로 다이어그램으로의 변환을 완료합니다.
4. 백엔드-물리적 설계:
이 단계에서는 프런트엔드 로직이-테이프아웃에 적합한 제조 가능한 물리적 레이아웃으로 변환됩니다.-
칩의 레이아웃 및 라우팅을 완료하고, 웨이퍼 제조 프로세스 규칙을 엄격히 준수하며, 신호 무결성, 전력 소비 및 전압 강하, 열 관리와 같은 물리적 문제를 해결합니다.
레이아웃이 주조장의 제조 제약 조건을 완전히 준수하는지 확인하기 위해 타이밍 검증과 물리적 규칙 검사를 수행합니다.
칩 테이프{0}}아웃용 핵심 제작 파일인 최종 GDSII 레이아웃 파일을 생성합니다.
5. 테이프-, 패키징 및 테스트:
실제 칩 제조를 완료하려면 레이아웃 파일을 파운드리에 전달하세요.
이 파운드리는 GDSII 사양에 따라 -웨이퍼 포토리소그래피 및 식각을 포함한-반도체 제조 공정 전체를 완성하고 베어 칩을 생산합니다.
애플리케이션 요구 사항에 따라 적절한 패키징 유형(예: QFN, BGA, TO-220 등)을 선택하고 칩 패키징 프로세스를 완료합니다.
포괄적인 치수 테스트를 수행합니다. 주변 온도 기능 테스트, 넓은-온도 범위 안정성 테스트, 전체{1}}부하 내구성 테스트를 수행한 후 결함이 있는 제품을 거부합니다.
6. 대량 생산 및 납품:
소규모-배치 시험 생산 검증이 완료되면 프로세스는 안정적인 대량 생산 단계로 진행됩니다.
일괄 칩의 일관성을 보장하기 위해 표준화된 대량 생산 테스트 프로세스를 확립합니다.{0}}
칩용 드라이버 및 개발 SDK의 동기식 제공을 제공하고 지속적인 기술 지원을 제공하며 고객이 터미널 제품 적응을 완료하도록 지원합니다.